מבו א ל- VHDL אז מה י ה י ה לנ ו ה י ו ם... מהי שפת הגדרת חומרה ולשם מה דרושה תיאור, סימולציה, סינתזה

Transcription

1 מבו א ל- VHDL מרצה: יפתח גילעדי, פלאפון: מיל: בואו נעבור רגע על הסילבוס אז מה י ה י ה לנ ו ה י ו ם מהי שפת הגדרת חומרה ולשם מה דרושה תיאור, סימולציה, סינתזה מאפיני השפה תהליך תכנון ומחזור העבודה ב.VHDL מש פחות רכיבים מתכנתים CPLD,PLD,PAL ו.FPGA 1

2 מה י שפת ה גדרת ח ו מרה ו לשם מה דרו שה מבו א ל- VHDL מהי שפת הגדרת חומרה ולשם מה דרושה?? תיאור בעיה: באיזשהו שלב מעגלים דיגיטאליים נעשו גדולים מאוד, כל ישום כלל כמות עצומה של מ עגלים. דבר זה הקשה מאוד על התחזוקה של המ עגל ועל פיתוח מעגלים חדשים(מתוך הסתמכות על תיכנון קודם). מבו א ל- VHDL פיתרון: משרד ההגנה האמריקאי (DoD), הוציא בתחילת שנות ה 80 מכרז לפיתוח כלי הנדסי שיפתור את הבעיה הנ"ל... הדרישות היו לכלי שייתן מענה לבעיות הנ"ל ויאפשר - תחזוקה קלה ומהירה. - אפשרות לשימוש חוזר במעגלים. - יעילות פיתוח גבוהה יותר-> שיטת הפרד ומשול 2

3 VHDL VHSIC Hardware Description Language Very High Speed Integrated Circuit שפה לתיאור מערכות ספרתיות: :1983,Intermetrics IBM ו- Texas Instruments זכו במכרז של משרד ההגנה האמריקאי (DoD) לפיתוח VHDL 1985: גרסה סופית 1993 :1987, תקן של IEEE (Institute of Electrical and Electronics Engineers) שפות HDL אחרות: Verilog הפופולרית ביותר כיום בתעשיה ABEL ת יא ור מערכו ת ספרת י ו ת עד כה הכרנו שתי שיטות לתאר מערכות ספרתיות: משוואות בוליאניות: A = B'C + BC '; באופן סכמאתי: שיטות אלו מגבילות כאשר רוצים לתאר מערכות מסובכות שפות הגדרת חומרה כגון VHDL מאפשרות התמודדות עם מערכות גדולות תיאור המערכת ברמה מופשטת הסתרת פרטים ברמה נמוכה שאינם משמעותיים להגדרה לוגית עבו דה בשפ ת הג דרת ח ומ רה תיאור תכנון המערכת כתיבת הקוד בדיקת נכונות הרצת סימולציות ואימות התוצאות סינתזה (synthesis) המרת הקוד שכתבנו לרשת שערים לוגיים netlist) (gate-level, לא כל קוד VHDL הוא סינתזבילי (למשל סביבת סימולציה) 3

4 אז מה י ה י ה לנ ו ה י ו ם מהי שפת הגדרת חומרה ולשם מה דרושה תיאור, סימולציה, סינתזה מאפייני השפה תהליך תכנון ומחזור העבודה ב.VHDL מש פחות רכיבים מתכנתים CPLD,PLD,PAL ו.FPGA מאפ י ינ י ה שפה: יתרונות: תכנון גמיש וחזק. שפה בלתי תלויה ברכיבים. חופש שימוש בכלים מגוונים. קלות המזעור(מעבר ל.(ASIC פיתוח מוצר מהיר וזול. חסרונות(או יותר נכון מלכוד ה :(VHDL איבוד השליטה ברמת השער(נו אז מה??). חוסר יעילות, מבחינת בזבוז שערים(תלוי במהנדס). כל סינטיסיזר משיג ביצועים שונים(זה רק הולך ונהיה יעיל יותר...). אז מה י ה י ה לנ ו ה י ו ם מהי שפת הגדרת חומרה ולשם מה דרושה תיאור, סימולציה, סינתזה מאפייני השפה תהליך תכנון ומחזור העבודה ב.VHDL מש פחות רכיבים מתכנתים CPLD,PLD,PAL ו.FPGA 4

5 VHDL תהל יך תכנ ו ן ומ חז ור העב ו דה ב מרעי ו ן למ וצר בשלב הראשון עוברים על דרישות המערכת ומוודאים שהן ידועות וברורות. מתארים את המערכת ב שפת.VHDL בין עם זה בהיררכיה מבנית, סכמאתית או לוגית. - או אולי אפילו במשוואות בוליאניות. - מבצעים סימולציה ברמת קוד מקור. בשלב זה ניתן לגלות בעיות ולחסוך את תהליך הסינטזה והצריבה שעשוי לקחת - זמן רב. ביצוע סינטזה, אופטימיזציה ו Route) fiting(place & עבור רכיב ספציפי. כאמור, סינטזה ממירה את הקוד למשוואות לוגיות בוליאניות. - אופטימיזציה מתאימה את המשוואות למימוש יעיל ברכיב ספציפי. - כעת נהוג לבצע סימולציה נוספת ברמת רכיב. אם הרכיב עומד בדרישות ניתן לצרוב ולוודא פונקציונליות. Awh, Behave! 5

6 מק ור ות נ וספ י ם 1. VHDL / Douglas Perry 2. Evita VHDL interactive Tutorial Link on the course site 3. אז מה י ה י ה לנ ו ה י ו ם מהי שפת הגדרת חומרה ולשם מה דרושה תיאור, סימולציה, סינתזה מאפיני השפה תהליך תכנון ומחזור העבודה ב.VHDL מש פחות רכיבים מתכנתים CPLD,PLD,PAL ו.FPGA 6

7 משפחות רכיבים מתכנתים CPLD,PLD,PAL.FPGA - ו משפח ו ת רכ יב ים מתכנת י ם ישנם המון סוגים של רכיבים מתכנתים: - לעיתים פשוט קוראים להם בשם כולל. PLDs PAL- PLD- CPLD- FPGA- משפח ו ת רכ יב ים מתכנת י ם -מערך מטריציוני פשוט של שערי AND ו OR -מערך מטריציוני ניתן לתכנות של שערי AND ו.OR -בדגמים המתקדמים ישנם גם מספר דלגלגים. -מערך ניתן לתכנות של בלוקים של PLD ים. -החיבורים הפנימיים ניתנים לקינפוג. -מערך של בלוקים לוגיים. -מערך חיבורים פנימי ניתן לשינוי בתוכנה. PAL( Programmable Array Logic) : PLD( Programmable Logic Device): CPLD( Complex Programmable Logic Devie): FPGA( Field Programmable Gate Array): 7

8 י תרונ ו ת רכ יב י ם מתכנת י ם -גמישות רבה בתכנון. -יצור ותכנון אוטומטי, תוך שימוש בתוכנות מתקדמות. -צפיפות שערים גבוהה ומזעור משמעותי. -זול יותר. -צורך פחות אנרגיה. -מאפשר ביצועים גבוההים יותר. מבנה רכ יב ה :PAL 8

9 9

10 לס יכ ו ם: -הגדרנו את סוגי הרכיבים המתכנתיים: PAL,PLD,CPLD -יצור ותכנון אוטומטי, תוך שימוש בתוכנות מתקדמות. -צפיפות שערים גבוהה ומזעור משמעותי. -זול יותר. -צורך פחות אנרגיה. -מאפשר ביצועים גבוהים יותר. 10

11 מק ור ות נ וספ י ם 1. VHDL / Douglas Perry 2. Evita VHDL interactive Tutorial Link on the course site 3. 11